Nios II 處理器在SDRAM 中開辟幀緩沖(Frame buffer)，可以是單緩沖也可以是雙緩沖。以單緩沖為例。處理器將一幀圖像數據(640×480×2Bytes，RGB565�16bit)存入幀緩沖，然后將幀緩沖的首地址寫入到LCD 控制器，并啟動LCD 控制器。該控制器自動從傳來的首地址處開始讀取數據，并按照TFT 的格式輸出。圖中各模塊� Avalon Bus 連接在一起。Avalon Bus 是一種簡單的總線結構，Nios II 處理器和各種外設都是通過Avalon Bus 連接在一起�
由圖1 可以看出，作為Slaver 的SDRAM Controller 分別要受到Processor 和LCD Controller 的控制，為了解決總線沖突，Avalon Bus 自動在有沖突的接口上加入了Arbitrator這樣一個仲裁模塊，用于合理分配總線時間，用戶通過改變每個模塊的權值來改變對其分配總線時間的多少。在這個系統中，SDRAM Controller 是影響整個系統性能的關鍵。以SDRAM 時鐘頻率�100MHz 計算�16bit 的SDRAM 其數據總帶寬�200MByte/s�640×480×2Bytes×60Hz 的TFT LCD 要占�36MByte/s左右的帶寬，這對于還要處理其他任務的處理器來說是很大的影響�
關注我�
公眾號：china_tp
微信名稱：亞威資�
顯示行業頂級新媒�
掃一掃即可關注我�
產品供求| 雜志期刊| 協會服務| 專題�| 關于我�|網站地圖|版權聲明| 廣告服務
Copyright © 2018 深圳市美嘉投資有限公�. All Rights Reserved 版權所� 粵ICP�12048185�-1
中華顯示網所載文章、數據僅供參考，使用前務請仔細閱讀法律聲明，風險自負�
媒體合作:0755-86149081 廣告咨詢:0755-86149131 Email:[email protected]
